(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-155500 (P2001-155500A)

テーマコート*(参考)

(43)公開日 平成13年6月8日(2001.6.8)

	識別記号	F I デーマコート*(参考)		
(51) Int.Cl. ⁷		G11C 29/00	673Q 2G032	
G11C 29/00	-	G01R 31/28	B 5B025	
G01R 31/28		G11C 17/00	611A 5F038	
G11C 16/02			612A 5L106	
H01L 27/04		H01L 27/04	T 9A001	
21/82	2	審查請求有	請求項の数11 OL (全 16 頁)	
(21)出顯番号 特願平11-336406		(71)出顧人 000004237 日本電気株式会社		
(22)出願日	平成11年11月26日(1999.11.26)	(72)発明者 寺内	東京都港区芝五丁目7番1号 (72)発明者 寺内 洋二 東京都港区芝五丁目7番1号 日本電気株	
		式会社I (74)代理人 1000808 弁理士	816	


最終頁に続く

(54) 【発明の名称】 不揮発性メモリを備えた半導体装置

(57) 【要約】

【課題】不揮発性半導体記憶装置を備えた半導体装置に おいて、ベリファイ試験等の短縮を図るとともにテスト 専用端子数の増大を抑止する半導体装置の提供。

【解決手段】電気的に消去及び書き込み可能な不揮発性 のメモリブロックを複数備え、複数のメモリブロックの 各メモリブロックに対応して設けられ、前記メモリブロ ックからの読み出しデータと、外部端子より入力された 期待値データとが一致するか否か判定する複数のベリフ ァイ回路を備え、複数のベリファイ回路から出力される 判定結果を外部端子から出力し、ベリファイ回路は、メ モリブロックから出力されるデータをビット毎に、期待 値データの対応するビットと一致するか比較する複数の 一致判定回路と、複数の一致判定回路の出力を入力し、 いずれか一つでも不一致である場合、フェイル信号を出 力する論理和回路と、を備える。



【特許請求の範囲】

【請求項1】電気的に消去及び書き込み可能な不揮発性のメモリブロックと、

前記メモリブロックから出力される複数ビット幅のデータと、期待値データとが互いに一致するか否か判定する 比較判定回路と、

を備え、前記比較判定回路から出力される比較判定結果 を出力端子から出力する構成とされてなる、ことを特徴 とする半導体装置。

【請求項2】外部から供給される前記期待値データを入 10 力する入力端子を備えたことを特徴とする請求項1記載 の半導体装置。

【請求項3】前記期待値データを予め記憶保持し、前記 比較判定回路に対して、前記期待値データを出力する記 憶部を備えたことを特徴とする請求項1記載の半導体装 置。

【請求項4】電気的に消去及び書き込み可能な不揮発性のメモリブロックを複数備え、

前記複数のメモリブロックのそれぞれに対応して設けられ、前記メモリブロックからの読み出しデータと、入力 20 端子より入力された期待値データとが互いに一致するか否か判定する複数の比較判定回路を備え、

前記複数の比較判定回路からそれぞれ出力される比較判定結果を出力端子から出力する構成とされてなる、ことを特徴とする半導体装置。

【請求項5】電気的に消去及び書き込み可能な不揮発性のメモリブロックを複数備え、

消去ベリファイ、及び書き込みベリファイ試験にそれぞれ対応した期待値データを記憶する記憶部と、

前記複数のメモリブロックのそれぞれに対応して設けら 30 れ、前記メモリブロックからの読み出しデータと、期待値データとが互いに一致するか否か判定する複数の比較判定回路と、

前記記憶部に記憶された期待値データのうちから、実行 するベリファイ試験の種別に応じ、該ベリファイ試験に 対応した期待値データを選択して、前記比較判定回路に 供給するセレクタと、を備え、

前記複数の比較判定回路からそれぞれ出力される比較判定結果を出力端子から出力する構成とされてなる、ことを特徴とする半導体装置。

【請求項6】前記各比較判定回路から出力される比較判定結果が、パス又はフェイルを示す1ビットデータよりなる、ことを特徴とする請求項4又は5に記載の半導体装置。

【請求項7】前記複数の比較判定回路からそれぞれ出力される比較判定結果を、前記複数の出力端子から並列出力する構成とされてなる、ことを特徴とする請求項4乃至6のいずれか一に記載の半導体装置。

【請求項8】前記比較判定回路が、前記メモリブロック となり、一方、浮遊ゲートに電荷が蓄積されている場合から出力される複数ビット幅の読み出しデータを、ビッ 50 に、制御ゲート電極に正電圧が印可されても、電子の負

2

ト毎に、前記期待値データの対応するビットと一致する か比較する複数の一致判定回路と、

前記複数の一致判定回路の出力を入力し、前記複数の一 致判定回路の出力が全て一致を示している場合に一致の 判定結果を、前記複数の一致判定回路の出力がのうちい ずれか一つでも不一致である場合には不一致の判定結果 を、前記比較判定結果として出力する論理回路と、

を備えたことを特徴とする請求項4乃至7のいずれか一 に記載の半導体装置。

【請求項9】消去ベリファイ又は書き込みベリファイの 試験時に、前記複数のメモリブロックに対して読み出し アドレスが共通に供給され、前記複数のメモリブロック で並列にベリファイ試験が行われる、ことを特徴とする 請求項4乃至8のいずれか一に記載の半導体装置。

【請求項10】CPUを備え、

前記CPUから出力されるアドレス信号と、テスト用のアドレス入力端子から入力されるアドレス信号を入力しテスト時に活性化されるテストモード信号を選択信号として、通常動作時には、前記CPUからのアドレス信号を選択し、テスト時には、前記アドレス入力端子から入力されるアドレス信号を出力する第1のセレクタと、前記複数のメモリブロックのうち、通常動作時には、前記CPUでアクセスされたメモリブロックの出力データを選択して前記CPUに供給する第2のセレクタと、を備えたことを特徴とする請求項4乃至8のいずれか一に記載の半導体装置。

【請求項11】前記CPUからデータ信号と、テスト用のデータ入力端子から入力されるデータ信号を入力しテスト時に活性化されるテストモード信号を選択信号として、通常動作時には、前記CPUからのデータ信号を選択し、テスト時には、前記データ入力端子から入力されるアドレス信号を出力する第3のセレクタを備えたことを特徴とする請求項10記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、不揮発性半導体記憶装置を備えた半導体装置に関し、特に、不揮発性半導体記憶装置のベリファイを行う装置に関する。

[0002]

【従来の技術】電気的に消去及び書き込み可能な不揮発性の半導体記憶装置(ElectricallyErasable and Programmable Read Only Memory; EEPROM)のメモリセルの概略について以下に説明する。よく知られているように、不揮発性メモリセルは、半導体基板上に、ゲート絶縁膜、浮遊(フローティング)ゲート、制御(コントロール)ゲート電極を備えており、浮遊ゲートに電荷が蓄積されていない状態で制御ゲート電極に正電圧が印可されると、メモリセルトランジスタがオン状態となり、一方、浮遊ゲートに電荷が蓄積されている場合に制御ゲート電極に正電圧が印可されても、電子の負

電荷により、ソース・ドレイン間には、直ちにチャネル は誘起されず、このためメモリセルは直ちにオン状態と はならず、制御ゲート電極に印可する電圧をさらに上 げ、しきい値電圧よりも高くすることで、メモリセルが オン状態となる。

【0003】図6は、一括消去型のEEPROM(「フ ラッシュ型EEPROM」ともいう)の構成の典型例を 模式的に示す図である。図6を参照すると、浮遊ゲート を備えたメモリセルMCが複数個マトリクス状に配列し てメモリセル・アレイを構成しており、このメモリセル ^{l0} ・アレイにおいて、同一行のメモリセルの制御ゲートを 共通に接続して複数のワード線508を形成し、同一列 のメモリセルのドレインを共通に接続して複数のビット 線509を形成し、メモリセルのソースを共通に接続し てソース線510を形成している。なお、メモリセルア レイを複数のセクタに分割して構成し、同一セクタ内の 複数のメモリセルのソースを共通ソース線に接続する構 成とし、セクタ単位に一括消去する構成も多用されてい

【0004】ワード線508はXデコーダ511に接続 20 されており、ビット線509はYデコーダ512に接続 されている。

【0005】各メモリセルのソースに接続されるソース 線(「共通ソース線」ともいう)510は共通に接続さ れて切換え回路513に接続され、メモリセルの読み出 し、書き込み時には、接地電位に接続され、メモリセル の消去時には、消去電圧発生回路514に切換え接続さ れる。

【0006】また、メモリセルの読み出し制御を行なう ための読み出し制御回路515と、メモリセルの書き込 30 み制御を行うための書き込み制御回路516とを備えて おり、読み出し制御回路515、書き込み制御回路51 6、及び消去制御回路517の制御出力信号は、Xデコ ーダ511、Yデコーダ512に接続されている。

【0007】図7 (a)、図7 (b) は、フラッシュ型 EEPROMの消去ベリファイ、及び書き込みベリファ イの手順の一例を示す流れ図である。図6及び図7を参 照して、従来のフラッシュ型EEPROMの動作につい て説明する。

【0008】メモリセルの書き込み時には、共通ソース 40 線510は切換え回路513を介して接地電位に接続さ れ、メモリセルのソース電位が接地電位とされ、書き込 み制御回路516を作動させてYデコーダ511で選択 されたビット線を高電圧として、該ビット線に接続する メモリセルのドレインに高電圧を印可し、またXデコー ダ512で選択されたワード線を高電位としてメモリセ ルの制御ゲートを高電圧(例えば12V)とし、選択さ れたメモリセルにおいて、ドレイン近傍で発生したホッ トエレクトロンが浮遊ゲートに注入される。

ように、書き込み状態をオフとして、書き込みベリファ イ動作が行われる。すなわちデバイスの書き込みアドレ スから書き込みデータを読み出し(ステップS20 5)、データが書き込まれている場合、書き込み動作は 終了し(ステップS206)、書き込みベリファイ結果 が失敗の場合には、ステップS201に戻り、再度、書 き込みを行う。

【0010】データの読み出し時には、書き込み時と同 様、共通ソース線510は接地電位に接続され、読み出 し制御回路515を作動させてYデコーダ512、Xデ コーダ511によりビット線、ワード線をそれぞれ所定 の電圧に設定し、メモリセルのゲート、ドレインに所定 電圧を設定し、選択されたメモリセルを読み出す。その 際、選択されたメモリセルに接続されるビット線に流れ る電流の大小を、不図示のセンスアンプで検出すること により、メモリセルに記憶されたデータの"1"、 "0"を判定する。

【0011】また、メモリセルの消去時には、共通ソー ス線510は切換え回路513を介して消去電圧発生回 路514に接続され、消去制御回路517を作動させて 共通ソース線510を高電位(例えば12V)に設定 し、メモリセルのソースを高電位とし、全ワード線を接 地電位に設定し、全ビット線を開放状態として、メモリ セルのドレインをオープンとし、全メモリセル(又はセ クタ単位)の一括消去を行う(ステップS102)。そ の際、メモリセルの浮遊ゲートとソース間に強電界が発 生し、トンネル現象を利用して、浮遊ゲート内の電子が ソース側に引き抜かれる。

【0012】なお、従来のフラッシュ型EEPROMで は、消去前に、一括消去される全ビットの書き込みを予 め行っており(図7 (a)のステップS101)、全て のメモリセルのしきい値をほぼ同一に揃えた後に、メモ リセルのオーバーイレーズ(過消去)が生じないよう に、消去時間を所定時間に細かく分割し、該所定時間単 位に少しづつ消去を行いその都度、全てのメモリセルの しきい値をチェックする消去ベリファイ動作が行われ、 適正なしきい値に到達すると、消去動作を止めるように している。すなわち、消去状態チェックモードにおい て、デバイスからデータを読み出し(ステップS10 5)、消去されているか確認し(ステップS106)、 消去されていない場合には、再び、所定時間消去動作を 行い(ステップS102)、一方、消去されている場合 には、消去状態のチェックを行ったアドレスが最終番地 であるか否かチェックし、最終番地でない場合、次のア ドレスに進んで(ステップS108)、消去のチェック を行い、一方、最終番地である場合には、消去ベリファ イ処理が完了する。

【0013】消去時間がある値以上になると、初期状態 では例えばしきい値電圧5V程度に書込まれていたメモ 【0009】この後、図7(b)に、その手順を示した 50 リセルのしきい値電圧が負の値となり、このメモリセル は、そのゲート電位が接地電位である場合でもオンする デプレッション状態となり、オーバーイレーズが生じる と、正しいデータが読み出せなくなる。例えば図6に示 すメモリセル・アレイにおいて、メモリセルHがオーバ ーイレーズされた状態で、例えばメモリセル I にデータ を書き込み、さらにこのデータを読み出す場合、選択さ れたメモリセルIではドレイン・ソース間に電流は流れ ないが、非選択のメモリセルHでドレイン・ソース間に 電流が流れ、このためビット線B1に電流が流れ、セン スアンプでは、オフ・ビットであるメモリセル I をオン 10 ・ビットとして検出してしまうことになる。したがっ て、かかるオーバイレーズの発生を回避するために、上 記したように、所定時間単位での一括消去、及びこれに 続くアドレス毎の消去ベリファイを繰り返す手順が行わ れており、消去ベリファイは、読み出し動作及び書き込 みベリファイと比べて、遙かに長い時間を要している。

【0014】すなわち、従来のフラッシュ型EEPRO Mにおいては、読み出し動作、ベリファイを含む書き込み動作、ベリファイを含む消去動作の順に、動作時間が長くなり、例えば読み出し動作には100ns(ナノ秒)のオーダの時間、ベリファイを含む書き込み動作には数十 μs (マイクロ秒)のオーダの時間、ベリファイを含む消去動作には数百ms(ミリ秒)のオーダの時間をそれぞれ要しており、このため、メモリ容量の増大とともに、ベリファイ動作を伴うテスト時間は、長大化している。

【0015】そして、フラッシュ型EEPROM等の不 揮発性メモリを同一基板上に備えたマイクロプロセッサ 等の半導体装置においては、必要とされるメモリ容量の 増大、及び、ユーザ側での各種応用形態に対応するた め、不揮発性メモリを、複数のメモリブロック(メモリ マクロ)に分割した形態でユーザに提供されている。マ イクロコンピュータに内蔵される不揮発性メモリには、 通常、CPUで実行されるプログラム及びデータ等が格 納され、製造側では、例えば、8ビット×128K (= 1メガビット)のメモリブロックを予め4個用意してお き(最大4Mビット)、ユーザ側のアプリケーションに 応じて、使用するメモリブロックのコンフィギュレーシ ョンを可変可能とした構成が用いられている。これは、 メモリ容量の増大とともに、1つのメモリセルアレイに 40 て、必要とされる大容量のメモリを構成した場合、例え ば一つのビット線にドレインが接続されるセルトランジ スタの個数の増大に伴い、負荷も増大し、さらに配線抵 抗、配線容量の増大に伴い、ビット線の一側の端部から 他側端部に位置するセルトランジスタに対して均一に信 号伝送することが困難となるためである。すなわち複数 のメモリブロックに予め分割しておき、必要な容量に対 応したメモリブロックを用いることで、高速アクセスを 実現しながら、メモリ容量を確保している。

[0016]

6

【発明が解決しようとする課題】ところで、不揮発性のメモリブロックを複数備えた半導体装置において、各メモリブロックの出力データをそのままテスト用の端子から並列に外部に出力する構成とした場合、メモリブロックの数に比例して、半導体装置に設けるテスト専用の出力端子数が増大することになり、非効率且つ不経済である。特に、不揮発性のメモリブロックが4ビット、8ビット等の多ビット構成の場合、テスト専用の出力端子数が増大し、各メモリブロックの出力データをそのままテスト用の端子から並列に外部に出力する構成は、端子数の制約、コストの点から実際には用いられない。

【0017】そこで、多ビット構成の不揮発性メモリブロックを複数備えた半導体装置においては、従来より、例えば図8に示すような構成が用いられている。

【0018】図8は、フラッシュ型のEEPROMの複数のメモリブロックを同一基板上に備えた従来のマイクロプロセッサの構成の一例を示す図である。図8を参照すると、このマイクロプロセッサ200において、メモリブロック201 \sim 201 $_3$ は、同一ビット幅($_1$ ビット幅)の多ビット構成のフラッシュ型EEPROMよりなり、メモリブロック201 $_1\sim$ 201 $_3$ からの出力データを転送するデータバス203 $_1\sim$ 203 $_3$ を入力とするセレクタ204を備え、データ出力端子205には、セレクタ204で選択されたメモリブロックの出力データ($_1$ ビット)が出力される。

【0020】なお、複数のメモリブロックの出力をセレクタで選択する構成として、例えば特開平8-96596号公報には、8つのメモリセルブロックを例えば半分ずつ試験する場合、セレクタで前半のメモリセルブロックM1~M4のI/Oゲートと、4つの外部端子DQ3~DQ6の各々の入力バッファと出力バッファをそれぞれ接続し、同様にして、セレクタで後半のメモリセルブロックM5~M8のI/Oゲートと、4つの外部端子DQ3~DQ6の各々の入力バッファと出力バッファをそ

れぞれ接続するようにした構成が開示されている。

【0021】しかしながら、図8を参照して説明した従来の半導体装置のように、複数の不揮発性メモリブロックからの出力データをセレクタで選択して出力端子から出力することで、テスト専用外部端子の端子数を制限するようにした構成は、結果的に、不揮発性メモリブロックを含む半導体装置の試験時間を著しく増大させる、という問題点を有してしている。

【0022】因みに、フラッシュ型EEPROMのテストで通常行われているテストシーケンスの一例について 10 みると、例えば図9に示すように、まずテスト1で消去と消去ベリファイが行われる(ステップS301、S302)。その際、消去ベリファイが不可(フェイル)の場合、前述したように、再び、消去が行われる。

【0023】消去ベリファイがパスすると、テスト2でチェッカーパターンの書き込みと書き込みベリファイが行われる(ステップS303、S304)。

【0024】書き込みベリファイがパスすると、次のテスト3で消去と消去ベリファイが行われる(ステップ305、S306)。

【0025】つづいて、テスト4でチェッカーバーパターンの書き込みと書き込みベリファイが行われ(ステップS307、S308)、書き込みベリファイがパスすると、再びテスト5で消去と消去ベリファイが行われる(ステップS309、S310)。

【0026】つづいて、テスト6で全"0"データ書き込み(All 0 WRITE)と書き込みベリファイが行われる(ステップS311、S312)。

【0027】つづいて、テスト7でバーンイン(ウェハベーク)を行った後、再び書き込みベリファイが行われ 30 (ステップS313、S314)、再びテスト8で消去と消去ベリファイが行われる(ステップS315、S316)。

【0028】図8に示した半導体装置を被試験デバイスとして、上記したテストシーケンスからなるテストを実行する場合、メモリブロック $201!\sim2013$ のうちセレクタ204で選択された出力データがデータ出力端子205から出力される構成とされているため、メモリブロック $201!\sim2013$ の間で並列にベリファイ動作を行うことはできない。すなわち端子数の制約から、セレ40クタ204でメモリブロックの出力データを選択して外部端子に出力する構成とされており、ベリファイ動作に必要なデータの読み出しにあたり、複数のメモリブロックの読み出しデータを同時に外部に出力することができない。

【0029】このため、従来の半導体装置のテスト工程において、ベリファイ試験を行うにあたり、セレクタ204で、メモリブロック2011~2013の出力データを、順次、切り替えて、データ出力端子205に出力し、自動テスト装置のコンパレータで期待値と比較して50

8

パス、フェイルを判定しており、半導体装置内に内蔵されるメモリブロックのメモリ容量の増大、及び、メモリセルブロックの個数の増大に伴い、ベリファイ試験時間が増大する、ことになる。一方、複数のメモリセルブロックからの各出力をテスト専用端子から並列に出力することで、ベリファイ試験を並列実行するようにした従来の構成においては、必要とされるテスト専用端子数が増大する、という問題点を有している。

【0030】したがって、本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、不揮発性半導体記憶装置を備えた半導体装置において、ベリファイ試験等の試験時間の短縮を図るとともに、テスト専用端子の数の増大を抑止する半導体装置を提供することにある。これ以外の本発明の目的、特徴、利点等は以下の説明から、当業者には直ちに明らかとされるであろう。【0031】

【課題を解決するための手段】前記目的を達成する本発明の半導体装置は、電気的に消去及び書き込み可能な不揮発性のメモリブロックと、前記メモリブロックから出力される複数ビット幅のデータと、期待値データとが一致するか否か判定する比較判定回路と、を備え、前記比較判定回路から出力される比較判定結果を出力端子から出力する構成とされている。

【0032】また、本発明は、電気的に消去及び書き込み可能な不揮発性のメモリブロックを複数備え、前記複数のメモリブロックのそれぞれに対応して設けられ、前記メモリブロックからの読み出しデータと、期待値データとが互いに一致するか否か判定する複数の比較判定回路を備え、前記複数の比較判定回路から出力される比較判定結果を出力端子から出力する構成とされている。

【0033】本発明において、期待値データを入力する 入力端子を備える構成とするか、あるいは、期待値デー タを記憶し前記比較判定回路に対して前記期待値データ を出力する記憶部を備えた構成としてもよい。

[0034]

【発明の実施の形態】本発明の実施の形態について説明する。本発明の半導体装置は、その好ましい一実施の形態において、電気的に消去及び書き込み可能な不揮発性のメモリブロックを複数備え、前記複数のメモリブロックの出力に対してそれぞれ設けられ、前記メモリブロックからの読み出しデータと、入力端子より入力された期待値データとが一致するか否か判定する複数の比較判定回路(「ベリファイ回路」ともいう)を備え、複数の比較判定回路からそれぞれ出力される比較判定結果(「ベリファイ結果判定信号」ともいう)を、複数の出力端子(「ベリファイ結果出力端子」ともいう)から並列に出力する。

【0035】本発明の半導体装置は、別の好ましい一実施の形態において、電気的に消去及び書き込み可能な不揮発性のメモリブロックを複数備え、消去ベリファイ、

及び書き込みベリファイ試験にそれぞれ対応した期待値 データを記憶する記憶部と、複数のメモリブロックの各 メモリブロックに対応して設けられ、メモリブロックか らの読み出しデータと、期待値データとが一致するか否 か判定する複数の比較判定回路と、前記記憶部に記憶さ れた記憶データのうちから、実行されるベリファイ試験 の種別に応じ、各ベリファイ試験に対応した期待値デー タを選択して前記比較判定回路に供給するセレクタと、 を備え、複数の比較判定回路からそれぞれ出力される比 較判定結果を出力端子から出力する構成とされている。 【0036】本発明の半導体装置は、その好ましい一実 施の形態において、各メモリブロックは、予め定められ ている複数のビット幅のデータを並列に出力する多ビッ ト構成とされており、比較判定回路は、メモリブロック から並列出力される複数ビット幅のデータをビット毎 に、期待値データの対応するビットと一致するか比較す る複数の一致判定回路と、複数の一致判定回路の出力を 入力し、前記複数の一致判定回路の出力が全て一致を示 している場合に一致の判定結果を、一方、前記複数の一 致判定回路の出力がのうちいずれか一つでも不一致であ²⁰ る場合には不一致の判定結果を、前記比較判定結果とし て出力する論理回路と、を備える。

【0037】かかる構成の本発明の一実施の形態の半導体装置においては、消去ベリファイ又は書き込みのベリファイの試験の時に、前記メモリブロックにアドレスが共通に供給され、複数のメモリブロックで同時にベリファイが行われる。

【0038】さらに、本発明の半導体装置は、同一基板 上に不揮発性メモリを備えたマイクロコンピュータに用 いて好適とされており、マイクロコンピュータは、CP 30 Uを備え、前記CPUから出力されるアドレス信号と、 テスト用のアドレス入力端子から入力されるアドレス信 号を入力しテスト時に活性化されるテストモード信号を 選択信号として、通常動作時には、前記CPUからのア ドレス信号を選択し、テスト時には、前記アドレス入力 端子から入力されるアドレス信号を出力する第1のセレ クタを備え、通常動作時に、複数のメモリブロックのう ち、CPUでアクセスされたメモリブロックの出力デー タを選択して CPUに供給する第2のセレクタを備え、 各メモリブロックには、メモリブロックから並列出力さ 40 れる複数ビット幅のデータをビット毎に、期待値データ の対応するビットと一致するか比較する複数の一致判定 回路と、複数の一致判定回路の出力を入力し、いずれか 一つでも不一致である場合にこれを検出して出力する論 理和回路と、を有する比較判定回路を備えている。

【0039】上記のごとく構成されてなる本発明によれば、複数の不揮発性のメモリブロックを搭載する半導体装置において、テスト時における、不揮発性のメモリブロックのベリファイ試験の時間を短縮し、テスト時間を特段に短縮するとともに、必要とされるテスト専用端子 50

10

数を縮減し、テストコスト及び製品コストの低減を図る ものである。

[0040]

【実施例】上記した本発明の実施の形態についてさらに 詳細に説明すべく、本発明の実施例について図面を参照 して説明する。

【0041】図1は、本発明の一実施例をなす半導体装置の構成の要部を示す図である。図1を参照すると、本発明の一実施例において、半導体装置100は、フラッシュ型のEEPROMの複数 (m個)のメモリブロック (「メモリマクロ」ともいう)1011~10110 を備え、各メモリブロック1011~10110 の出力は出力データバス1031~10310 10510 10

【0042】ベリファイ回路1051~105nは、それぞれ、nビット幅の出力データバス1031~10310 名mの各ビットデータと、期待値データ入力端子107から入力されるnビット幅の期待値データ1040各ビットデータとがそれぞれ一致するか比較判定するためのn個の排他的論理和ゲートEXOR1~EXOR100 出力の論理和をとりベリファイ結果判定信号をベリファイ結果出力端子1061~10610 に出力する論理和ゲートORと、を備えている。本発明の一実施例においては、ベリファイ結果出力端子1010 11

【0043】本発明の一実施例において、半導体装置1 00のテスト時、書き込みベリファイ及び消去ベリファ イ試験は、m個のメモリブロック1011~101mで並 列に行われる。すなわち、m個のメモリブロック101 1~101mに対して、自動テスト装置側から同一の読み 出しアドレスが供給され、ベリファイ回路1051~1 0 5mの各々で、メモリブロック101i~101mから それぞれ出力された読み出しデータを、不図示の自動テ スト装置から期待値データ入力端子107に供給された 期待値データとビット単位で比較することで、半導体装 置100自体でベリファイを行い、期待値データと一致 しないビットデータが存在する場合には、すなわち、い ずれか一の排他的論理和ゲートEXORの出力に"1" がたったとき、論理和ゲートORから出力されるベリフ ァイ結果判定信号は"1"となる。ベリファイ結果出力 端子1061~106 には、不図示の自動テスト装置の コンパレータが接続されており、自動テスト装置では、 各ベリファイ回路1051~105mからのベリファイ結 果判定信号が"0"の時はパス、"1"の時はフェイル と判定する。

【0044】ところで、各メモリブロックが8ビットデータ出力(データバスのビット幅n=8)であり、メモリブロックが4個存在する場合(m=4)において、ベリファイ試験の高速化を図るために、4個のメモリブロックのデータをパラレルに出力する回路構成とした場合、 $m\times n=32$ 個のテスト専用の出力端子が必要とされ、また自動テスト装置のコンパレータも32個必要とされることになる。

【0045】これに対して、本発明の一実施例によれば、必要とされる半導体装置のテスト専用の出力端子としては、メモリブロックの個数分 (m) の4個のベリファイ結果出力端子 $1061\sim1064$ を設けるだけでよく、テスト専用の出力端子数を特段に縮減しており、自動テスト装置でベリファイ試験に必要とされるコンパレータも4個で済むことになる。

【0046】この場合、本発明の一実施例において、テ スト専用の入力端子としては、期待値データ入力端子1 07としてnビット(=8ビット)分、また後述するよ うに、テストモード等の選択信号を入力するための端子 20 が必要とされ、このため、テスト専用端子の総計は、高 々、m+n+l (但し、mは、ベリファイ結果出力端子 数、nはメモリブロックの出力データのビット幅であり 期待値データ入力端子数、1はテスト専用制御信号端子 数)であり、例えばメモリブロック数mが2、3、4等 で、nが4、8…等の場合、m×n>m+nであること から、m個のメモリブロックのデータ(nビット)をパ ラレルに出力する回路構成としたm×nよりも、テスト 専用端子数を少なくすることができる。しかも、本発明 の一実施例においては、各メモリブロックで並列にベリ 30 ファイ試験を行うことが可能とされており、試験の高速 化と、端子数の増大の抑止という二つの課題を同時に解 決している。

【0047】なお、ベリファイ回路105の論理和ゲートの出力(ベリファイ結果判定信号)が"1"となった場合、すなわち、ベリファイ試験がフェイルした場合、自動テスト装置側から供給される読み出しアドレスから、どのアドレスでフェイルしたか判定するようにしたが判定するようにしたが判定するようにしてもよいことは勿論であり、ファイルバッファを備えたもよいことは勿論であり、ファイルバッファを備えたもよい。またテスト装置であれば、フェイル情報(アドレス情報)等を格納するようにしてもよい。またテスト時にへがあるアストリフロックのメモリセルの再書き込みベリファイを行うか、あるいは、該テストについて不良としてオール(NG)した場合、メモリゼロックの書き込み及びベリファイを行うは、またプログラム側で記録しておき、後で、別途、不良ま行されるテストが特性解析試験(キャラクタライゼーション試験)であるか量産試験であるか等、テスト仕様に依存する。

【0048】図2は、本発明を、フラッシュ型EEPR 50

12

OMを内蔵したマイクロコンピュータに適用した一実施例の構成を示す図である。

【0049】図2を参照すると、このマイクロコンピュ ータ100Aは、CPU120と、CPU120からア ドレスバス108に出力されるアドレス信号と、テスト 時に、不図示の自動テスト装置からアドレス入力端子1 14に供給されるアドレス信号とを入力し、テストモー ド信号を選択信号として入力し、通常動作時には、CP U120からアドレスバス108に出力されるアドレス 信号を選択出力し、テスト時には、アドレス入力端子1 14に供給されるアドレス信号を選択出力する第1のセ レクタ110と、CPU120からデータバス109に 出力されるデータ信号と、テスト時に自動テスト装置か ら、テスト用のデータ入力端子115に供給されるデー 夕信号とを入力し、テストモード信号を選択信号とし て、通常動作時には、CPU120からデータバス10 9に出力されるデータ信号を選択出力し、テスト時に は、データ端子115に供給されるデータ信号を選択出 力する第3のセレクタ113と、第1のセレクタ11 0、及び第3のセレクタ113からそれぞれ出力される アドレス信号、データ信号をアドレス端子、データ端子 に入力する複数のメモリブロック1011~1013と、 複数のメモリブロック1011~1013からのnビット 幅の出力データバス1031~1033を入力とし、通常 動作時に、CPU120でアクセスされたメモリブロッ クに応じて、出力データを選択出力してCPU120に 供給する第2のセレクタ112と、を備えている。

【0050】各メモリブロック101 $_{\rm I}$ ~101 $_{\rm 3}$ の出力には、それぞれベリファイ回路105 $_{\rm I}$ ~105 $_{\rm 3}$ か接続されている。ベリファイ回路105 $_{\rm I}$ ~105 $_{\rm 3}$ は、出力データバス103 $_{\rm I}$ ~103 $_{\rm 3}$ との各ビットデータと期待値データ入力端子107から入力される期待値データ104の各ビットデータとの一致判定を行う排他的論理和ゲートEXORを、出力データバスのビット幅分備え、排他的論理和ゲートEXORの出力の論理和をとりベリファイ結果判定信号をベリファイ結果出力端子106 $_{\rm I}$ ~106 $_{\rm 3}$ に出力する論理和ゲートORを備えている。

【0051】データ入力端子115には、テスト時、自動テスト装置からチェッカーパターン、チェッカーバーパターン、全"0"パターン等の書き込みデータが入力される。なお、ベリファイ試験の際に、CPU120はデータバス109への出力をインヒビット状態とし、第2のセレクタ112はデータを出力しないか(ハイインピーダンス状態)、CPU120側では読み出しデータの入力をマスクするように構成してもよい。

【0052】このマイクロコンピュータ100Aにおいても、ベリファイ結果出力端子1061~1063は、メモリブロック1011~1013の個数分設けられている。

【0053】図2を参照して、マイクロコンピュータ1

【0054】各ベリファイ回路1051~1053では、出力データバス1031~1033上のビットデータと、不図示の自動テスト装置のドライバから期待値データ入力端子107に供給される期待値データ104のビットデータとが一致するか否か判定し、一致する場合、論理和ゲートORの出力は"0"となり、一方、一又は複数の排他的論理和ゲートEXORで不一致が検出された時に、論理和ゲートORの出力は"1"となり、自動テスト装置にフェイルを通知する。

【0055】図4は、本発明の一実施例におけるメモリブロック1011~1013の構成の一例を示す図である。図4を参照すると、各メモリブロック1011~1013は、メモリセルアレイ又はセクタ単位に一括消去可能な不揮発性メモリセルアレイ11と、Xデコーダ12と、Yデコーダ13と、書き込み回路15と、センスアンプ14と、ゲート電圧発生回路16と、消去回路17と、を備えている。

【0056】ゲート電圧発生回路16は、入力されるモ ード信号をデコードし、消去モード、消去ベリファイモ 30 ード、書き込みモード、書き込みベリファイモード、読 み出しモードの各モードに対応したゲート電圧を発生す る。Xデコーダ12で選択されたワード線の電圧は、ゲ ート電圧発生回路16で発生されたゲート電圧に設定さ れる。消去回路17は、消去時、メモリセルアレイ11 の共通ソース線を高電圧に切り替える。書き込み回路1 5は書き込みデータバスの情報に基づき、Xデコーダ1 2、 Y デコーダ13で選択されたメモリセルにデータを 書き込む。ゲート電圧発生回路16に入力するモード信 号は、自動テスト装置側から直接入力する構成としても 40 よいし、あるいは、図2のCPU120からメモリブロ ック1031~1033へ設定する制御信号がモード信号 を含み、CPU120を介してゲート電圧発生回路16 へ供給するモード信号を設定入力する構成としてもよ 41

【0057】次に、図5を参照して、本発明の一実施例における消去ベリファイと、書き込みベリファイについて説明する。

【0058】図5(a)を参照すると、セクタ単位または全メモリセルを消去後、ゲート電圧発生回路16で発 50

14

生されたゲート電圧が、Xデコーダで選択されたワード 線を介してメモリセルの制御ゲートに印可され、ソース 線は接地電位とされ、Yデコーダを介して選択されたビ ット線が所定の電圧に設定され、選択された一個のメモ リセルのデータを読み出す。メモリセルのしきい値に応 じて、選択されたメモリセルに接続されるビット線に流 れる電流は相違する。メモリセルのしきい値電圧が、制 御ゲートに印可される所定の電圧よりも小さくなった場 合、メモリセルトランジスタがオンし、選択されたメモ リセルに接続されるビット線に電流が流れ、センスアン プで電圧に変換することで、メモリセルに記憶されたデ ータの"1"、"0"を判定し、メモリセルのしきい値 電圧がゲート電圧以下のときを例えば"0"として、読 み出しデータが"0"のとき、期待値データと一致し、 消去ベリファイが成功する。なお、図5 (a) におい て、前述したように、消去とベリファイの各ステップ は、所定の時間単位に小刻みに行われる。

【0059】また、図5(b)を参照すると、書き込みベリファイにおいて、書き込みアドレスを指定して、選択されたメモリセルのドレインを、ゲートを高電圧を印可し、ソースを接地電位として書き込みを行った後、ゲート電圧発生回路16で発生されたゲート電圧が、Xデコーダで選択されたワード線を介してメモリセルの制御ゲートに印可され、ソース線は接地電位とされ、Yデコーダを介して選択されたビット線が所定の電圧に設定され、選択された一個のメモリセルのデータを読み出す。メモリセルのしきい値電圧がゲート電圧を超えるときを"1"として、読み出しデータが"1"のとき、書き込みベリファイが成功する。

【0060】本発明の一実施例によれば、複数のメモリブロックのベリファイ試験の時間を短縮するとともに、テスト用の端子数の増大を抑止低減している。

【0061】次に、本発明の別の実施例について説明する。図3は、本発明の第2の実施例の構成を示す図である。図3を参照すると、本発明の第2の実施例においては、前記した実施例と相違して、期待値データを、マイクロコンピュータ100Bが内蔵する期待値データ記憶部116に予め記憶保持しておき、実行されるベリファイ試験の種別に対応して、期待値データ記憶部116から読み出される期待値データをセレクタ117で選択出力し、選択出力された期待値データ104が、各メモリセルブロック101 \sim 1013のベリファイ回路105 \sim 1053の排他的論理和ゲートEXORに供給される構成としたものである。半導体装置に内蔵される期待値データ記憶部116は、EEPROM、マスクROM等であってよい。

【0062】期待値データ記憶部116には、消去ベリファイ、全"0"書き込み(ALL OWRITE)ベリファイ、チェッカー(CHECKER)書き込みベリファイ、チェッカーバー(チェッカーパターンの反転)書き込みベリ

ファイに対応した期待値パターン(カラムサイズはメモ リブロックの出力データのビット幅分)が予め格納され ており、セレクタ117において、自動テスト装置等か ら供給されるモード信号に応じて、ベリファイ試験に対 応した期待値データの選択が行われ、ベリファイ回路1 051~1053に供給される。

【0063】なお、本発明の第2の実施例において、ベ リファイ回路1051~1053の構成は、前記実施例で 説明したものと同一構成されており、その説明は省略す

【0064】本発明の第2の実施例においては、前記実 施例において設けられていた、期待値データ入力端子1 07を不要としており、半導体装置におけるテスト専用 端子数を縮減するとともに、自動テスト装置において、 ベリファイ試験用の期待値パターンを作成することを要 しなくしており、パターン作成を手間を省き、テストの 容易化を図るものである。

【0065】なお、上記各実施例では、データ入出力が 多ビットとされる構成のメモリブロックを例に説明した が、データの入力及び出力が1ビット構成のメモリブロ 20 ックを複数個備えた構成にも同様にして適用されること は勿論である。この場合、図1において期待値データ入 力端子107から入力される期待値データは1ビット幅 のデータとなる。

【0066】また、本発明においては、データ入出力が 多ビットとされる構成のメモリブロックを一つ備えた構 成に適用してもよいことは勿論である。

[0067]

【発明の効果】以上説明したように、本発明によれば、 電気的に消去及び書き込み可能な不揮発性のメモリブロ 30 108 アドレスバス ックを備えた半導体装置において、メモリブロックから の出力データと期待値データとを比較するベリファイ回 路をメモリブロックに対応して備えたことにより、ベリ ファイ試験を各メモリブロック毎に並列に実行すること を可能としており、試験を高速化するとともに、半導体 装置で必要とされるテスト専用端子数を縮減する、とい う効果を奏する。

【0068】また、本発明によれば、期待値データを予 め半導体装置内に記憶しておくことで、ベリファイ試験 の期待値データを入力するための専用端子を不要として 40 おり、半導体装置におけるテスト用の端子数のさらなる 縮減を達成している。

【0069】さらに、本発明によれば、半導体装置内に ベリファイ結果を判定する回路を備えたことにより、自 動テスト装置で必要とされるコンパレータの数を縮減す るとともにテストの容易化を可能としている。

【図面の簡単な説明】

【図1】本発明の一実施例の構成を示す図である。

【図2】本発明の一実施例の詳細構成を示す図である。

16

【図3】本発明の他の実施例の構成を示す図である。

【図4】本発明の一実施例におけるメモリブロックの構 成を示す図である。

【図5】本発明の一実施例における消去ベリファイと書 き込みベリファイを説明するための図である。

【図6】フラッシュ型EEPROMの構成を模式的に示 す図である。

【図7】消去手順と書き込み手順を示す流れ図である。

【図8】従来のフラッシュ型EEPROMを備えた半導 体装置の構成を示す図である。

【図9】フラッシュ型EEPROMのテストの一例を示 す流れ図である。

【符号の説明】

11 メモリセルアレイ

12 Xデコーダ

13 Yデコーダ

14 センスアンプ

15 書き込み回路

16 ゲート電圧発生回路

17 消去回路

100 半導体装置

100A、100B マイクロコンピュータ

101 メモリブロック

102 アドレスバス

103 データバス

104 期待値データ

105 ベリファイ回路

106 ベリファイ結果出力端子

107 期待値データ入力端子

109 データバス

110、112、113、117 セレクタ

114 アドレス入力端子

115 データ入力端子

120 CPU

200 マイクロコンピュータ

メモリブロック 201

202 アドレスバス

203 データバス

204 セレクタ

205 データ出力端子

ソース線(共通ソース線) 5 1 0

511 Xデコーダ

512 Yデコーダ

513 切換回路

5 1 4 消去電圧発生回路


515 読み出し制御回路

516 書き込み制御回路


517 消去制御回路

【図5】







【図4】




【図2】




【図8】




【図3】




【図6】



【図7】



【図9】



フロントページの続き

Fターム(参考) 2G032 AA08 AC03 AE08 AK15

5B025 AA03 AB01 AC01 AD04 AD05

AD08 AD16

5F038 BE05 DF01 DF04 DF05 DF14

DT02 DT04 DT05 DT08 DT10

DT17 DT19 EZ20

5L106 AA10 AA15 DD03 GG02

9A001 BB03 KK31 LL05